Upgrade DAQ du détecteur PIXEL de CMS

Le détecteur Pix­el de CMS est com­posé, his­torique­ment et depuis le démar­rage de CMS en 2011, de trois couch­es de détec­tion et d’une élec­tron­ique de lec­ture et de contrôle/commande basée sur la tech­nolo­gie VME.

Du fait de la mon­tée con­tin­ue en puis­sance du LHC et de l’augmentation pro­gram­mée de la lumi­nosité du fais­ceau sur toute sa péri­ode d’exploitation, un dou­ble prob­lème était atten­du à terme pour ce détecteur Pix­el, sous-détecteur de CMS le plus proche du point de col­li­sion des particules.

D’une part une perte d’ef­fi­cac­ité pour les analy­ses de physique anticipée à l’hori­zon de fin 2016 due à la dose d’ir­ra­di­a­tion que les com­posants ont accu­mulés et d’autre part l’aug­men­ta­tion de la lumi­nosité du LHC entrainant un accroisse­ment très impor­tant du flux d’in­for­ma­tion extrait de CMS trop con­séquent pour la chaine d’ac­qui­si­tion initiale.

La déci­sion a été prise par la col­lab­o­ra­tion CMS de con­cevoir un détecteur Pix­el de nou­velle généra­tion qui a été mis en place durant l’ar­rêt hiver­nal de l’hiv­er 2016/2017. Ce nou­veau détecteur est com­posé de 4 couch­es de détec­tion (au lieu de trois précédem­ment) offrant une meilleure réso­lu­tion spa­tiale et capa­ble de sup­port­er l’aug­men­ta­tion de lumi­nosité du LHC. La chaine d’ac­qui­si­tion devant égale­ment suiv­re cette évo­lu­tion avec une nou­velle archi­tec­ture matérielle (à forte bande pas­sante au for­mat xTCA) et logicielle.

Projet upgrade DAQ

En Jan­vi­er 2013, forte de son expéri­ence dans la con­cep­tion de pro­to­types de DAQ xTCA acquise dans le cadre des upgrades Phase 2 de CMS, l’équipe SMA de l’IPHC a été sol­lic­itée par le CERN pour assur­er tant la coor­di­na­tion tech­nique que l’essentiel des spé­ci­fi­ca­tions et des développe­ments firmware et soft­ware bas niveau de la DAQ xTCA devant être rat­tachée au futur détecteur Pixel.

Ces développe­ments ont été réal­isés de façon con­jointe avec le CERN four­nissant les cartes élec­tron­iques for­mant la nou­velle archi­tec­ture à l’IPHC en charge du développe­ment de la nou­velle DAQ et con­trôle et com­mande du nou­veau détecteur pix­el. Vous trou­verez ci-dessous le syn­op­tique des fonc­tions de la DAQ, la com­posante PixFED (acqui­si­tion de don­nées) et la com­posante TkFEC (con­trôle et commande).

Détails tech­nique de la com­posante PixFED (acqui­si­tion)

Basée sur un FPGA de la famille Kin­tex 7, la carte d’acquisition de don­nées (i.e. PixFED) présente, de façon extrême­ment résumée, les spé­ci­fi­ca­tions suivantes :

24 fibres optiques en entrée (=48 canaux, 2 canaux TBM par fibre) par PixFED, chaque fibre assur­ant la lec­ture d’un groupe de mod­ules Pix­el via un lien série 400Mb/s con­nec­té, côté détecteur, à un chip TBM (Token Bit Manager).

Ces 24 fibres sont con­nec­tées, en deux groupes de 12, à une unique FMC conçue explicite­ment pour les besoins d’exploitation du détecteur Pix­el (une FMC par FC7) ; chaque FMC est équipée de deux opto-récep­teurs Fitel Rx (1 fais­ceau de 12 fibres par opto- récep­teur Fitel Rx)

Les FMCs util­isées offrent une inter­face de sor­tie 10Gbits Eth­er­net, exploitant un for­mat de don­nées pro­prié­taire (CERN/­Cen­tral-DAQ)

Détails tech­nique de la com­posante TkFEC (con­trôle et commande)

Le sys­tème de contrôle/commande du détecteur Pix­el (Track­er­FEC), basé sur cette même carte FC7, implé­mente sur un sup­port μTCA une répli­ca­tion à l’identique des fonc­tions FEC his­torique­ment implé­men­tées sur cartes VME 9U.

Cette rétro-com­pat­i­bil­ité a été voulue et pen­sée pour que l’intégralité des suites logi­cielles de contrôle/commande et de Run Con­trol de haut niveau puis­sent être util­isées indif­férem­ment tant sur une anci­enne ver­sion d’architecture (VME que sur une nou­velle (uTCA), et cela de façon totale­ment trans­par­ente pour les utilisateurs.

Le nouveau détecteur Pixel opérationnel à pleine puissance

Durant l’arrêt hiver­nal éten­du (EYETS) 2016/2017, le nou­veau détecteur Pix­el a été inséré dans CMS en rem­place­ment de l’ancien et le sys­tème de DAQ et de contrôle/commande a été con­nec­té aux mécan­ismes de super­vi­sion et de pilotage cen­tral­isés de CMS.

Le pre­mier mai 2017, les pre­mières col­li­sions de redé­mar­rage LHC ont eu lieu sous forme de trains de 10 paque­ts de pro­tons. Le 26 juin 2017, les valeurs nom­i­nales LHC ciblées pour la péri­ode 2017 – 2018 ont été atteintes, soit des trains de 2460 paque­ts de pro­tons four­nissant une lumi­nosité instan­ta­née de 1.45e34 et un pile­Up de 45.

Durant toute la phase de mon­tée en lumi­nosité du LHC après son redé­mar­rage, les sys­tèmes de DAQ et de contrôle/commande uTCA ont fonc­tion­né en mode nom­i­nal, ne cau­sant ni blocage ni ralen­tisse­ment de CMS durant cett phase de com­mis­sion­ning. Les don­nées issues du nou­veau détecteur Pix­el acquis­es en pro­duc­tion ont été validées (Data Qual­i­ty : Good), tant pour celles acquis­es durant la phase de redé­mar­rage que pour celles acquis­es une fois le mode de fonc­tion­nement nom­i­nal du LHC atteint.

Quelques pho­tos (©CERN) du nou­veau détecteur Pix­el et son inté­gra­tion dans l’ex­péri­ence CMS autour du tube faisceau:

Con­tact: Lau­rent Charles (IPHC), Lau­rent Gross (IPHC)